Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

Offerta imperdibile
Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran,Sheetanshu L. Pandey,Philip A. Wilsey - cover
Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran,Sheetanshu L. Pandey,Philip A. Wilsey - cover
Dati e Statistiche
Wishlist Salvato in 0 liste dei desideri
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Attualmente non disponibile
108,56 €
-6% 115,49 €
108,56 € 115,49 € -6%
Attualmente non disp.
Chiudi

Altre offerte vendute e spedite dai nostri venditori

Altri venditori
Prezzo e spese di spedizione
ibs
Spedizione Gratis
-6% 115,49 € 108,56 €
Altri venditori
Prezzo e spese di spedizione
ibs
Spedizione Gratis
-6% 115,49 € 108,56 €
Altri venditori
Prezzo e spese di spedizione
Chiudi
ibs
Chiudi

Tutti i formati ed edizioni

Chiudi
Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran,Sheetanshu L. Pandey,Philip A. Wilsey - cover
Chiudi

Promo attive (0)

Descrizione


Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.
Leggi di più Leggi di meno

Dettagli

1998
Hardback
158 p.
Testo in English
235 x 155 mm
970 gr.
9780792383758
Chiudi
Aggiunto

L'articolo è stato aggiunto al carrello

Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

Chiudi

Chiudi

Siamo spiacenti si è verificato un errore imprevisto, la preghiamo di riprovare.

Chiudi

Verrai avvisato via email sulle novità di Nome Autore